## 第3部 Appendix1

Python で回路を記述する

# 高位合成ツール Polyphony

片岡 啓明, 鈴木 量三朗

Polyphonyはオープン・ソースの高位合成ツールです. Pythonで書いた処理を論理合成可能なVerilog HDLに変換します. Polyphonyは, ソフトウェア技術者向けの高位合成ツールと言えます.

#### ● インストール手順

Pythonが使える環境で次のコマンドを実行します.

\$ pip3 install polyphony

#### ● Polyphonyを使った作業の流れ

Polyphony による FPGA 開発の流れは次の通りです.

- 1. Pythonでアルゴリズムを書く
- 2. Python コードで検証する
- 3. 高位合成 (ここで Polyphony を使用)
- 4. 出力後のHDLで検証
- 5. 論理合成, 配置配線 (ベンダ・ツールの使用を想 定)

#### リスト1 フィボナッチ数を Polyphony で高位合成する

```
def fibonacchi(x):
  a, b = 0, 1
  for i in range(x):
      a, b = b, a + b
  return b
```

(a) Python ¬-F

Pythonを使うということ以外は他の高位合成ツールと、特に際立った違いはありません。

### ● Pythonで書いたコードが回路記述に変わる

リスト1 (a) に Python で書かれた関数を示します. これを Polyphony で合成して得た Verilog HDLのコードをリスト1(b) に示します.

このようにPythonのコードでFPGAの回路を書けます。コード上には、ハードウェア的な概念(信号やタイミング)は出てきません。それらを意識せずに、アルゴリズム記述に専念できます。

逆の見方をすれば、クロック単位での細かい調整をするような回路は書けないということです。現在開発中の次期バージョン (timed) ではクロックを意識した処理にも対応します。興味のある方はGitHubのPolyphonyのリポジトリ(1)を参照してください。

複雑な状態遷移が必要な処理など、HDLで書くのが面倒で単純なミスをしやすいようなところでは効果的に使えるのではないでしょうか.

処理速度や省リソースなどの性能については、 HDLを使う方が良いものができるでしょう.

早く動くものを実装して結果を確認することが大事な場合もあります。生産性が高いという点において、Pythonを使うことはメリットとなるでしょう。

```
module func01
                                                               if (rst) begin
                                                                 func01 out 0 <= 0;
  input wire clk.
                                                                 x <= 0;
                                                                 func01_state <= func01_b1_INIT;</pre>
 input wire rst,
  input wire func01_ready,
                                                               end else begin //if (rst)
  input wire func01_accept,
                                                                 case(func01 state)
  output reg func01_valid,
                                                                 func01_b1_INIT: begin
 input wire signed [31:0] func01_in_x,
                                                                   func01 valid <= 0;
 output reg signed [31:0] func01_out_0
                                                                   if (func01 ready == 1) begin
                                                                     x <= func01_in_x;
                                                                     func01_state <= func01_b1_FINISH;</pre>
//localparams
                                                                   end
localparam func01 b1 INIT = 0;
                                                                 end
localparam func01_b1_S0 = 1;
                                                                 func01_b1_FINISH: begin
localparam func01_b1_FINISH = 2;
                                                                   func01_valid <= 1;
                                                                   if (func01_accept == 1) begin
                                                                     func01_state <= func01_b1_INIT;</pre>
//signals:
           [1:0] func01 state;
                                                                   end
wire signed [31:0] inner_result1;
                                                                   /* inner_result1 <= (x + 1); */
reg signed [31:0] x;
                                                                   func01_out_0 <= inner_result1;</pre>
//combinations:
                                                                 end
assign inner result1 = (x + 1);
                                                                 endcase
                                                               end
always @(posedge clk) begin
```

(b) (a)をPolyphonyで合成したVerilog HDLコード