

FPGAを用いた デジタル信号処理 システムの設計

西村 憲二

1. なぜFPGAによるDSPを 採用するのか

FPGA (Field Programmable Gate Array) は柔軟で適応性に優れており、さらに最近では処理速度も向上してきました。そのため、DSP 設計者の間でも FPGA がデジタル信号処理に利用できることが認識されるようになってきました。

実際、FPGA に組み込まれている乗算器や加算器、さらにアキュムレータを組み合わせることで、FPGA の巨大な並列処理性を活かして効率的な DSP フィルタ・アルゴリズムを実装することができます。

これまでの DSP アーキテクチャと FPGA を比較すると、図 1 (a) に示すように順次処理型の DSP では、250 タップ

注 1：従来は、電話回線、放送、データ通信はそれぞれ別回線で提供されていたが、それでは効率が悪いので、1本の回線ですべてのサービスを提供できるようにすることをトリプル・プレイと呼んでいる。

注 2：GMACS は、Giga Multiply-Accumulate operations per Second の略。1秒間に実行できる掛け算の回数で、DSP の処理能力を表す。5 GMACS は、1秒間に 50 億回の掛け算ができることを示す。





図 1 従来の DSP と FPGA の比較 (a) プログラマブルな DSP ⇒ 順次処理

のフィルタを構成する際は、積和された演算結果をレジスタに保存して、その結果に対して足し算を繰り返す構成になります。そのため最終的には、250 クロック・サイクルが必要になり、1GHz の DSP を使っても 250 サイクルが必要で、パフォーマンスは 4Msps となります。しかし、FPGA の並列のアルゴリズムを図 1 (b) のように構成すると、1 クロック・サイクルで 250 の乗算を行うことが可能になります。このときのパフォーマンスは 500MHz の FPGA でも 1 クロックで、500Msps を実現できます。つまり、順次処理である汎用 DSP と比較すると、125 倍のパフォーマンスを実現できることがわかります。

近年、このような処理が必要になってきた理由は、デジタル信号処理が複雑化し、マトリクス演算を含めたフィルタが多用されるようになってきたからです。たとえば、トリプル・プレイ^{注1}と呼ばれる、データ通信と映像、音声の三つを組み合わせると一つのネットワークを共有するようなサービスにおいて高速な処理が要求されています。

これまでの DSP プロセッサでは、5GMACS^{注2}あたりが提供できるパフォーマンスの限界と考えられます(図 2)。しかし市場からは、超音波システム、ビデオ監視システ



(b) FPGA ⇒ 並列処理

ム、民生用ビデオなどにおいて、その値を大きく超える数百GMACSが求められています。

これまでの、数百GMACSの処理能力を要求される場合、単純に複数のDSPプロセッサをシステムに並列に設計することにより回避していました。ただし、複数のDSPを使えばシステム・コストが大幅に膨らみ、さらに消費電力も増大します。

2. FPGAによるDSPの構成

次に、FPGAのDSPはどのような構成になっているのかについて説明します。図3に、Xilinx社のFPGAであるVirtex-5のDSP48E^{注3}のブロック図を示します。このDSPは550MHzで動作するエンベデッド・コアで、複数のDSPをカスケード接続する際にもロジックを追加する必要がありません。

また、通常フィルタ処理で使われるSIMD(単一命令/複数データ)演算、統合型パターン検出回路、ロジック・ユニットもサポートしています。そして、隣接したブロックRAMで高速演算した結果をブロックRAMに記憶させることも可能です。さらに、DSP48Eはスタンドアロンの




図2 DSPのアルゴリズムと処理能力の予測(出典はパークレー・ワイヤレス・リサーチ・センターのJan Rabaeyによる)

25 × 18ビット乗算器、25 × 18ビット乗算器と加算器/減算器/アキュムレータ、もしくは48 × 48ビットの加算器または減算器としてコンフィグレーションできます。加えて、SIMD演算と正負対象丸め、もしくは偶数丸めをサポートしています。

注3：たとえば、Virtex-5 SXTは最大で1,056個のDSP48Eスライスを搭載しており、528GMACS以上、190GFLOPS以上を実現可能である。




図3 Virtex-5のDSP48Eスライスのブロック図