



# 第4章

## ARM マイコン基板の CPU 内蔵フラッシュ ROM および SRAM へのプログラム・ダウンローダ マストレージ・クラスを応用した セカンダリ・ブート・ローダの移植

芥川 克巳

オランダ NXP Semiconductors 社は USB セカンダリ・ブート・ローダのサンプル・コードを Web サイト上で提供している。ホスト環境に ARM マイコンを接続すると、マストレージとして認識されフォルダが開く。そこに実行したいユーザ・プログラムをドラッグ&ドロップでコピーしてから ARM マイコンを再起動させると、コピーしたユーザ・プログラムの実行が開始されるというブート・ローダである。

(筆者)



今回はセカンダリ・ブート・ローダの開発で USB を使  
用します。以降の各項目では、USB セカンダリ・ブート・  
ローダの実装について説明を行います。

### 1. USB セカンダリ・ ブート・ローダの概要

#### ● セカンダリ・ブート・ローダとは何か

LPC2388 は、ARM マイコン・コアだけでなくフラッシュ ROM も一つのチップに内蔵しています。そのため、製品のアップデートや不具合修正を行うために、チップ内蔵のフラッシュ ROM へプログラムを書き込むことが可能です。

チップ内蔵のフラッシュ ROM へプログラムを書き込むためには、一般的に以下の二つの方法が提供されます。

● In-System Programming (ISP) : ブート・ローダ・ソフトウェアと UART0 シリアル・ポートを使用してチップ内のフラッシュ ROM にプログラムを書き込む方法です。この方法は、ユーザのハードウェア・プラットフォーム上に UART0 を経由してプログラムを行う機能がある場合に実現可能です。

● In Application Programming (IAP) : エンド・ユーザが作成したアプリケーション・コードでチップ内フラッシュ ROM の消去や書き込みを行います。セカンダリ・ブート・ローダは、プライマリ・ブート・ローダ (チップ内) で使用される標準 UART0 以外のほかのチャンネルを使用してフラッシュ ROM へプログラムを書き込みます。

セカンダリ・ブート・ローダは、USB や Ethernet, SPI, SSP, CAN, I<sup>2</sup>C などのデバイスを使用して内蔵フラッシュ ROM にプログラムを書き込みます。セカンダリ・ブート・ローダは、エンド・ユーザが作成したプログラムをアップデートする方法として IAP を使用します。

### 2. ブート・ローダ設計検討

どのようなブート・ローダにでも、ユーザはセカンダリ・ブート・ローダのために適切なブート・ローダのエントリ・メカニズムを選択する必要があります。それは、専用のハードウェア端子やソフトウェア・ハンドシェイクによって行われます。

電源投入時に、セカンダリ・ブート・ローダはエントリ・メカニズムをチェックする必要があります。エントリ・メカニズムが有効である場合、セカンダリ・ブート・ローダが実行されます。エントリ・メカニズムが有効でない場合、処理はユーザ・コードの実行アドレスへジャンプします。通常、プライマリのオンチップ・ブート・ローダは、リセットおよび電源投入後に実行されます。

しかし、プライマリ・ブート・ローダのエントリ・メカニズムは、LPC2388 内蔵の CRP (Code Read Protection) を使用して動作をさせないようにすることもできます。

言い替えれば、CRP を設定することでプライマリ・ブート・ローダがデフォルト ISP でバイパスされ、リセットおよび電源投入後直ちにセカンダリ・ブート・ローダが実行されるのです。

#### ● エントリ・メカニズム

##### ● 専用のハードウェア

セカンダリ ISP ブート・ローダは、エントリが有効かど