

第3章

マルチコア・プログラムを公式SDKを使わずに
アセンブラから書き下ろす

LチカとHello World!を 2コアで並列動作させてみた

中森 章

ラズベリー・パイ Pico (以降, Pico) の SoC である RP2040 の小さなチップの中には, 2 個の CPU コア (Arm Cortex-M0+) を内蔵しています. Pico を使うなら, 2 つのコアを同時に動かしてみましょう.

実際, ソフトウェアの開発キットである公式 SDK を使用すれば, 2 個のコアを同時に動かすことは難しくありません. 関数 `multi_core_launch_core1` の引数として, もう一方の CPU コアが実行すべき関数のエントリを指定するだけです.

しかし, 筆者の目的は, `cmake` や `nmake` を使う公式 SDK を利用せず, もっと単純に, 自前のプログラムを `make` でビルドしたいというものです.

そこで, 注目したのが David Welch 氏のサンプル・プログラム⁽¹⁾です. これらのプログラムは少し変則的で, RAM 上で実行するものですが, 「単純で `make` を使う」という点で筆者の期待に合致しています.

公式 SDK を利用しないプログラム作り

● 2 コアを使うために `multi_core_launch_core1` 関数を見てみる

RP2040 に搭載されている 2 つのコアは, 共有メモリ上にある, FIFO (メール・ボックス) で通信を行っています. 図 1⁽²⁾ のような具合です. 実際には, この FIFO は第 2 章で示したブロック図 (図 1) の SIO (シングル・サイクル I/O) ユニットの中にあります.

まず, RP2040 の電源が立ち上がると, 2 つのコアは同時に動き始めます. ブート ROM の中で, 2 つのコアは同一の命令列である次を実行します.

```
check_core:
    ldr r0, =SIO_BASE
    ldr r1, [r0, #SIO_CPUID_OFFSET]
    cmp r1, #0
    bne wait_for_vector
```

しかし, $(SIO_BASE + SIO_CPUID_OFFSET) = 0xd0000000$ というアドレスからは, CPU コア 0 は 0 を, CPU コア 1 は 1 をリードします. このため, 次にかかれた `CMP` 命令と `BNE` 命令により, CPU コア 0




図1 2つのCPUコアは通信用FIFOを介してデータをやりとりする

と CPU コア 1 の経路が分かれることになります. つまり, CPU コア 0 は `BNE` 命令の次の命令から実行を継続し, CPU コア 1 は `BNE` 命令の分岐先の `wait_for_vector` に分岐します.

その後, CPU コア 0 は, `BOOT2` ステージの処理や RAM の初期化などを行い, ユーザが書いた `main` プログラムを実行します. CPU コア 1 は, スタンバイ状態になり, CPU コア 0 が起こしてくれるのを待ちます.

CPU コア 1 を眠りから起こすために, 上述の通信用 FIFO を使います. その手順はブート ROM の中の命令列を見れば分かるのですが, 何をやっているのかは, 非常に分かりづらいです. そのような知識を持って, 公式 SDK のマルチコア部の関数のソースである, `pico-sdk/src/rp2_common/pico_multicore/multicore.c` を見れば, 通信用 FIFO に, 「それらしい」値を書き込んでいる, リスト 1 の関数が `multi_core_launch_core1` 関数の実体であると推測できます.

この関数は, 通信用 FIFO に対して, 次を書き込んでいるだけです.

- 0 という定数値
- 0 という定数値
- 1 という定数値
- コア 1 が使用するベクタ・テーブルの先頭アドレス
- コア 1 が使用するスタック・ポインタ
- コア 1 が最初に実行する関数へのポインタ

定数 0 を FIFO に書き込む前には, 受信用の FIFO を空にして, CPU コア 1 を `SEV` 命令で起動するという操作がありますが, 本質的ではないと思います.